5CEFA5F23I7N Cyclone® VE Field Programmable Gate Array (FPGA) IC 240 5001216 77000 484-BGA
Atributos do produto
TIPO | ILUSTRAR |
categoria | Matrizes de portas programáveis em campo (FPGAs) |
fabricante | Informações |
Series | Ciclone® VE |
enrolar | bandeja |
Status do produto | Ativo |
DigiKey é programável | Não verificado |
Número LAB/CLB | 29080 |
Número de elementos/unidades lógicas | 77.000 |
Número total de bits de RAM | 5001216 |
E/S | 240 |
Tensão - Fonte de alimentação | 1,07 V ~ 1,13 V |
Tipo de instalação | Tipo de adesivo de superfície |
Temperatura de operação | -40°C ~ 100°C(TJ) |
Pacote/Alojamento | 484-BGA |
Encapsulamento de componentes do fornecedor | 484-FBGA (23x23) |
Número mestre do produto | 5CEFA5 |
Introdução do produto
Os dispositivos Cyclone® V são projetados para acomodar simultaneamente os requisitos cada vez menores de consumo de energia, custo e tempo de colocação no mercado;e os crescentes requisitos de largura de banda para aplicações de alto volume e sensíveis ao custo.Aprimorados com transceptores integrados e controladores de memória rígidos, os dispositivos Cyclone V são adequados para aplicações nos mercados industrial, sem fio e com fio, militar e automotivo.
características do produto
Tecnologia
- Tecnologia de processo de baixa potência (28LP) de 28 nm da TSMC
- Tensão central de 1,1 V
Embalagem
- Pacotes Wirebond com baixo teor de halogênio
- Múltiplas densidades de dispositivos com dimensões de pacote compatíveis para migração perfeita entre diferentes densidades de dispositivos
- Opções com chumbo e compatíveis com RoHS
Tecido FPGA de alto desempenho
- ALM aprimorado de 8 entradas com quatro registros
Blocos de memória interna
- M10K — blocos de memória de 10 kilobits (Kb) com código de correção de erros (ECC)
- Bloco de matriz lógica de memória (MLAB) — LUTRAM distribuído de 640 bits onde você pode usar até 25% dos ALMs como memória MLAB
Blocos de IP rígido incorporados
- Suporte nativo para até três níveis de precisão de processamento de sinal (três multiplicadores 9 x 9, dois 18 x 18 ou um multiplicador 27 x 27) no mesmo bloco DSP de precisão variável
- Acumulador e cascata de 64 bits
- Memória de coeficiente interno incorporada
- Pré-adicionador/subtrator para maior eficiência
- DDR3, DDR2 e LPDDR2 com suporte ECC de 16 e 32 bits
- IP rígido PCI Express* (PCIe*) Gen2 e Gen1 (x1, x2 ou x4) com suporte multifuncional, endpoint e porta raiz
Configuração
- proteção amper – proteção de design abrangente para proteger seus valiosos investimentos em IP
- Recursos aprimorados de segurança de design de padrão de criptografia avançada (AES)
- CVP
- Reconfiguração dinâmica do FPGA
- Opções de configuração serial ativa (AS) x1 e x4, serial passiva (PS), JTAG e paralela passiva rápida (FPP) x8 e x16
- Esfrega interna (2)
- Reconfiguração parcial (3)
Escreva aqui sua mensagem e envie para nós