Merrillchip novo e original em estoque, circuito integrado de componentes eletrônicos IC DS90UB928QSQX/NOPB

1.

FPDLINK é um barramento de transmissão diferencial de alta velocidade projetado pela TI, usado principalmente para transmitir dados de imagem, como dados de câmera e exibição.O padrão está em constante evolução, desde o par original de linhas transmitindo imagens 720P@60fps até a capacidade atual de transmitir 1080P@60fps, com chips subsequentes suportando resoluções de imagem ainda mais altas.A distância de transmissão também é muito longa, chegando a cerca de 20m, sendo ideal para aplicações automotivas.

O FPDLINK possui um canal direto de alta velocidade para transmitir dados de imagem em alta velocidade e uma pequena porção de dados de controle.Existe também um canal reverso de velocidade relativamente baixa para a transmissão de informações de controle reverso.As comunicações direta e reversa formam um canal de controle bidirecional, o que leva ao design inteligente do I2C no FPDLINK que será discutido neste artigo.

FPDLINK é usado com um serializador e um desserializador emparelhados, a CPU pode ser conectada ao serializador ou ao desserializador, dependendo da aplicação.Por exemplo, em um aplicativo de câmera, o sensor da câmera se conecta ao serializador e envia dados para o desserializador, enquanto a CPU recebe os dados enviados do desserializador.Em uma aplicação de exibição, a CPU envia dados para o serializador e o desserializador recebe os dados do serializador e os envia para a tela LCD para exibição.

2.

O i2c da CPU pode então ser conectado ao serializador ou ao i2c do desserializador.O chip FPDLINK recebe as informações I2C enviadas pela CPU e transmite as informações I2C para a outra extremidade através do FPDLINK.Como sabemos, no protocolo i2c o SDA é sincronizado via SCL.Em aplicações gerais, os dados são armazenados na borda ascendente do SCL, o que exige que o mestre ou escravo esteja pronto para receber dados na borda descendente do SCL.Porém, no FPDLINK, como a transmissão do FPDLINK é cronometrada, não há problema quando o mestre envia dados, no máximo o escravo recebe os dados alguns clocks depois do mestre os envia, mas há um problema quando o escravo responde ao mestre , por exemplo, quando o escravo responde ao mestre com um ACK quando o ACK é transmitido ao mestre, já é posterior ao tempo enviado pelo escravo, ou seja, ele já passou pelo atraso do FPDLINK e pode ter perdido a subida borda do SCL.

Felizmente, o protocolo i2c leva esta situação em consideração.A especificação i2c especifica uma propriedade chamada i2c stretch, o que significa que o escravo i2c pode puxar o SCL para baixo antes de enviar o ACK se não estiver pronto, para que o mestre falhe ao tentar puxar o SCL para cima, para que o mestre continue tentando. puxe o SCL para cima e aguarde, portanto, ao analisar a forma de onda i2c no lado escravo do FPDLINK, descobriremos que cada vez que a parte do endereço escravo é enviada, há apenas 8 bits, e o ACK será respondido posteriormente.

O chip FPDLINK da TI aproveita ao máximo esse recurso, em vez de simplesmente encaminhar a forma de onda i2c recebida (ou seja, mantendo a mesma taxa de transmissão do remetente), ele retransmite os dados recebidos na taxa de transmissão definida no chip FPDLINK.Portanto, é importante observar isso ao analisar a forma de onda i2c no lado FPDLINK Slave.A taxa de transmissão do CPU i2c pode ser de 400K, mas a taxa de transmissão do i2c no lado escravo do FPDLINK é de 100K ou 1M, dependendo das configurações SCL alta e baixa no chip FPDLINK.