XC7Z100-2FFG900I – Circuitos Integrados, Embarcados, System On Chip (SoC)
Atributos do produto
TIPO | DESCRIÇÃO |
Categoria | Circuitos Integrados (ICs) |
Fabricante | AMD |
Series | Zynq®-7000 |
Pacote | Bandeja |
Status do produto | Ativo |
Arquitetura | MCU,FPGA |
Processador principal | ARM® Cortex®-A9 MPCore™ duplo com CoreSight™ |
Tamanho do Flash | - |
Tamanho da RAM | 256 KB |
Periféricos | DMA |
Conectividade | CANbus, EBI/EMI, Ethernet, I²C, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
Velocidade | 800 MHz |
Atributos Primários | Kintex™-7 FPGA, células lógicas de 444K |
Temperatura de operação | -40°C ~ 100°C (TJ) |
Pacote/Caso | 900-BBGA, FCBGA |
Pacote de dispositivos do fornecedor | 900-FCBGA (31x31) |
Número de E/S | 212 |
Número básico do produto | XC7Z100 |
Documentos e mídia
TIPO DE RECURSO | LINK |
Folhas de dados | Folha de dados XC7Z030,35,45,100 |
Módulos de treinamento de produto | Alimentando FPGAs Xilinx Série 7 com soluções de gerenciamento de energia da TI |
Informação Ambiental | Certificado Xiliinx RoHS |
Produto em destaque | SoC Zynq®-7000 totalmente programável |
Projeto/Especificação PCN | Mult Dev Material Variação 16/dez/2019 |
Embalagem PCN | Multi Dispositivos 26/06/2017 |
Classificações Ambientais e de Exportação
ATRIBUTO | DESCRIÇÃO |
Status RoHS | Compatível com ROHS3 |
Nível de sensibilidade à umidade (MSL) | 4 (72 horas) |
Estado do REACH | REACH não afetado |
ECCN | 3A991D |
HTSU | 8542.39.0001 |
SoC
Arquitetura SoC básica
Uma arquitetura típica de sistema em chip consiste nos seguintes componentes:
- Pelo menos um microcontrolador (MCU) ou microprocessador (MPU) ou processador de sinal digital (DSP), mas pode haver vários núcleos de processador.
- A memória pode ser uma ou mais memória RAM, ROM, EEPROM e memória flash.
- Oscilador e circuito de loop de fase bloqueada para fornecer sinais de pulso de tempo.
- Periféricos constituídos por contadores e temporizadores, circuitos de alimentação.
- Interfaces para diferentes padrões de conectividade como USB, FireWire, Ethernet, transceptor assíncrono universal e interfaces periféricas seriais, etc.
- ADC/DAC para conversão entre sinais digitais e analógicos.
- Circuitos de regulação de tensão e reguladores de tensão.
Limitações dos SoCs
Atualmente, o projeto de arquiteturas de comunicação SoC está relativamente maduro.A maioria das empresas de chips usa arquiteturas SoC para sua fabricação de chips.No entanto, à medida que as aplicações comerciais continuam a buscar a coexistência e a previsibilidade das instruções, o número de núcleos integrados no chip continuará a aumentar e as arquiteturas SoC baseadas em barramento se tornarão cada vez mais difíceis de atender às crescentes demandas da computação.As principais manifestações disso são
1. Baixa escalabilidade.O projeto do sistema SoC começa com uma análise de requisitos do sistema, que identifica os módulos no sistema de hardware.Para que o sistema funcione corretamente, a posição de cada módulo físico do SoC no chip é relativamente fixa.Uma vez concluído o projeto físico, é necessário fazer modificações, o que pode efetivamente ser um processo de redesenho.Por outro lado, SoCs baseados em arquitetura de barramento são limitados no número de núcleos de processador que podem ser estendidos neles devido ao mecanismo de comunicação de arbitragem inerente à arquitetura de barramento, ou seja, apenas um par de núcleos de processador pode se comunicar ao mesmo tempo.
2. Com uma arquitetura de barramento baseada em um mecanismo exclusivo, cada módulo funcional de um SoC só pode se comunicar com outros módulos do sistema depois de obter o controle do barramento.Como um todo, quando um módulo adquire direitos de arbitragem de barramento para comunicação, outros módulos do sistema devem esperar até que o barramento esteja livre.
3. Problema de sincronização de relógio único.A estrutura do barramento requer sincronização global, porém, à medida que o tamanho dos recursos do processo se torna cada vez menor, a frequência de operação aumenta rapidamente, chegando a 10 GHz mais tarde, o impacto causado pelo atraso da conexão será tão sério que será impossível projetar uma árvore de relógio global. , e por causa da enorme rede de clock, seu consumo de energia ocupará a maior parte do consumo total de energia do chip.