pedido_bg

produtos

DS90UB914ATRHSRQ1 Original Brand New QFN DS90UB914ATRHSRQ1 com o vendedor RE-VALIDAR oferta

Pequena descrição:

O dispositivo DS90UB914A-Q1 oferece uma interface FPD-Link III com um canal direto de alta velocidade e um canal de controle bidirecional para transmissão de dados através de um único cabo coaxial ou par diferencial.O dispositivo DS90UB914A-Q1 incorpora sinalização diferencial tanto no canal direto de alta velocidade quanto nos caminhos de dados do canal de controle bidirecional.O desserializador é direcionado para conexões entre geradores de imagens e processadores de vídeo em uma ECU (Unidade de Controle Eletrônico).Este dispositivo é ideal para conduzir dados de vídeo que exigem profundidade de pixel de até 12 bits, além de dois sinais de sincronização junto com barramento de canal de controle bidirecional.


Detalhes do produto

Etiquetas de produto

Atributos do produto

TIPO DESCRIÇÃO SELECIONAR
Categoria Circuitos Integrados (ICs)

Interface

Serializadores, Desserializadores

 

 

 

Fabricante Instrumentos Texas  
Series Automotivo, AEC-Q100  
Pacote Fita e Carretel (TR)

Fita Cortada (CT)

Digi-Reel®

 

 

 

Status do produto Ativo  
Função Desserializador  
Taxa de dados 1,4 Gbps  
Tipo de entrada FPD-Link III, LVDS  
Tipo de saída LVCMOS  
Número de entradas 1  
Número de saídas 12  
Tensão - Alimentação 1,71 V ~ 3,6 V  
Temperatura de operação -40°C ~ 105°C (TA)  
Tipo de montagem Montagem em superfície  
Pacote/Caso Almofada exposta 48-WFQFN  
Pacote de dispositivos do fornecedor 48-WQFN (7x7)  
Número básico do produto DS90UB914  
SPQ 1000 PCS  

 

Um serializador/desserializador (SerDes) é um par de blocos funcionais comumente usados ​​em comunicações de alta velocidade para compensar entradas/saídas limitadas.Esses blocos convertem dados entre dados seriais e interfaces paralelas em cada direção.O termo “SerDes” refere-se genericamente a interfaces utilizadas em diversas tecnologias e aplicações.O principal uso de um SerDes é fornecer transmissão de dados através de uma única linha ou umpar diferencialpara minimizar o número de pinos de E/S e interconexões.

 

A função SerDes básica é composta de dois blocos funcionais: o bloco Parallel In Serial Out (PISO) (também conhecido como conversor Parallel-to-Serial) e o bloco Serial In Parallel Out (SIPO) (também conhecido como conversor Serial-to-Parallel).Existem 4 arquiteturas SerDes diferentes: (1) SerDes de relógio paralelo, (2) SerDes de relógio incorporado, (3) SerDes 8b/10b, (4) SerDes intercalados de bits.

O bloco PISO (Entrada Paralela, Saída Serial) normalmente possui uma entrada de clock paralela, um conjunto de linhas de entrada de dados e travas de dados de entrada.Pode usar um recurso interno ou externoloop de fase bloqueada (PLL)para multiplicar o clock paralelo de entrada pela frequência serial.A forma mais simples do PISO possui um únicoregistro de deslocamentoque recebe os dados paralelos uma vez por clock paralelo e os transfere na taxa de clock serial mais alta.As implementações também podem fazer uso de umbuffer duplocadastre-se para evitarmetaestabilidadeao transferir dados entre domínios de relógio.

O bloco SIPO (entrada serial, saída paralela) normalmente possui uma saída de clock de recepção, um conjunto de linhas de saída de dados e travas de dados de saída.O relógio de recepção pode ter sido recuperado dos dados pela serialrecuperação de relógiotécnica.Porém, SerDes que não transmitem clock utilizam clock de referência para travar o PLL na frequência de Tx correta, evitando baixasfrequências harmônicaspresente nofluxo de dados.O bloco SIPO então divide o clock de entrada pela taxa paralela.As implementações normalmente possuem dois registradores conectados como um buffer duplo.Um registro é usado para sincronizar o fluxo serial e o outro é usado para armazenar os dados do lado paralelo mais lento.

Alguns tipos de SerDes incluem blocos de codificação/decodificação.O objetivo desta codificação/decodificação é normalmente colocar pelo menos limites estatísticos na taxa de transições de sinal para permitir uma transmissão mais fácil.recuperação de relógiono receptor, para fornecerenquadramento, e para fornecerBalanço CC.

Recursos para o DS90UB914A-Q1

  • Qualificado para aplicações automotivas Suporte para relógio de pixel de entrada AEC-Q10025 MHz a 100 MHz
    • Grau 2 de temperatura do dispositivo: faixa de temperatura operacional ambiente de –40°C a +105°C
    • Nível de classificação ESD do dispositivo HBM ±8kV
    • Nível de classificação C6 do dispositivo CDM ESD
  • Carga útil de dados programável: Canal de interface de controle bidirecional contínuo de baixa latência com suporte I2C a 400 kHz
    • Carga útil de 10 bits até 100 MHz
    • Carga útil de 12 bits até 75 MHz
  • Multiplexador 2:1 para escolher entre duas imagens de entrada
  • Capaz de receber cabos coaxiais de mais de 15 m ou pares trançados blindados de 20 m
  • Operação robusta Power-Over-Coaxial (PoC)
  • O equalizador de recepção se adapta automaticamente às mudanças na perda do cabo
  • Pino de relatório de saída LOCK e recurso de diagnóstico @SPEED BIST para validar a integridade do link
  • Fonte de alimentação única de 1,8 V
  • Compatível com ISO 10605 e IEC 61000-4-2 ESD
  • Mitigação EMI/EMC com espectro de propagação programável (SSCG) e saídas escalonadas do receptor

Descrição para o DS90UB914A-Q1

O dispositivo DS90UB914A-Q1 oferece uma interface FPD-Link III com um canal direto de alta velocidade e um canal de controle bidirecional para transmissão de dados através de um único cabo coaxial ou par diferencial.O dispositivo DS90UB914A-Q1 incorpora sinalização diferencial tanto no canal direto de alta velocidade quanto nos caminhos de dados do canal de controle bidirecional.O desserializador é direcionado para conexões entre geradores de imagens e processadores de vídeo em uma ECU (Unidade de Controle Eletrônico).Este dispositivo é ideal para conduzir dados de vídeo que exigem profundidade de pixel de até 12 bits, além de dois sinais de sincronização junto com barramento de canal de controle bidirecional.

O desserializador possui um multiplexador para permitir a seleção entre dois geradores de imagens de entrada, um ativo por vez.O transporte de vídeo primário converte dados de 10 ou 12 bits em um único fluxo serial de alta velocidade, juntamente com um transporte de canal de controle bidirecional de baixa latência separado que aceita informações de controle de uma porta I2C e é independente do período de supressão de vídeo.

O uso da tecnologia de relógio incorporada da TI permite comunicação full-duplex transparente em um único par diferencial, transportando informações do canal de controle bidirecional assimétrico.Este fluxo serial único simplifica a transferência de um amplo barramento de dados através de traços e cabos de PCB, eliminando os problemas de distorção entre dados paralelos e caminhos de clock.Isso economiza significativamente os custos do sistema, estreitando os caminhos de dados que, por sua vez, reduzem as camadas da PCB, a largura do cabo e o tamanho e os pinos do conector.Além disso, as entradas do Deserializer fornecem equalização adaptativa para compensar perdas da mídia em distâncias mais longas.A codificação/decodificação balanceada CC interna é usada para suportar interconexões acopladas CA.


  • Anterior:
  • Próximo:

  • Escreva aqui sua mensagem e envie para nós