(Novo e original) Em estoque 3S200A-4FTG256C IC Chip XC3S200A-4FTG256C

Atributos do produto

 Matriz de portas programáveis ​​em campo

 Amatriz de portas programáveis ​​em campo(FPGA) é umcircuito integradoprojetado para ser configurado por um cliente ou projetista após a fabricação - daí o termoprogramável em campo.A configuração do FPGA geralmente é especificada usando umlinguagem de descrição de hardware(HDL), semelhante ao usado para umCircuito Integrado Específico de Aplicação(ASIC).Diagramas de circuitoeram usados ​​​​anteriormente para especificar a configuração, mas isso é cada vez mais raro devido ao advento doautomação de projetos eletrônicosferramentas.

FPGAs contêm uma matriz deprogramável blocos lógicos, e uma hierarquia de interconexões reconfiguráveis ​​permitindo que os blocos sejam conectados entre si.Os blocos lógicos podem ser configurados para executar tarefas complexasfunções combinatórias, ou agir tão simplesportas lógicascomoEeXOR.Na maioria dos FPGAs, os blocos lógicos também incluemelementos de memória, o que pode ser simplessandálias de dedoou blocos mais completos de memória.^[1]Muitos FPGAs podem ser reprogramados para implementar diferentesfunções lógicas, permitindo flexibilidadecomputação reconfigurávelcomo realizado emsoftware de computador.

FPGAs têm um papel notável emsistema embarcadodesenvolvimento devido à sua capacidade de iniciar o desenvolvimento de software de sistema simultaneamente com hardware, permitir simulações de desempenho do sistema em uma fase muito inicial do desenvolvimento e permitir vários testes de sistema e iterações de projeto antes de finalizar a arquitetura do sistema.^[2]

História[editar]

A indústria de FPGA surgiu dememória somente leitura programável(PROM) edispositivos lógicos programáveis(PLD).PROMs e PLDs tinham a opção de serem programados em lotes na fábrica ou em campo (programáveis ​​em campo).^[3]

Alterafoi fundada em 1983 e entregou o primeiro dispositivo lógico reprogramável da indústria em 1984 – o EP300 – que apresentava uma janela de quartzo na embalagem que permitia aos usuários acender uma lâmpada ultravioleta na matriz para apagar oEPROMcélulas que continham a configuração do dispositivo.^[4]

Xilinxproduziu o primeiro campo programável comercialmente viávelmatriz de portasem 1985^[3]– o XC2064.^[5]O XC2064 tinha portões programáveis ​​e interconexões programáveis ​​entre portões, o início de uma nova tecnologia e mercado.^[6]O XC2064 possuía 64 blocos lógicos configuráveis ​​(CLBs), com dois blocos de três entradasTabelas de pesquisa(LUTs).^[7]

Em 1987, oCentro de guerra de superfície navalfinanciou um experimento proposto por Steve Casselman para desenvolver um computador que implementaria 600.000 portas reprogramáveis.Casselman foi bem-sucedido e uma patente relacionada ao sistema foi emitida em 1992.^[3]

A Altera e a Xilinx continuaram incontestadas e cresceram rapidamente de 1985 até meados da década de 1990, quando surgiram concorrentes, corroendo uma parte significativa da sua quota de mercado.Em 1993, a Actel (agoraMicrosemi) atendia cerca de 18% do mercado.^[6]

A década de 1990 foi um período de rápido crescimento para FPGAs, tanto na sofisticação dos circuitos quanto no volume de produção.No início da década de 1990, os FPGAs eram usados ​​principalmente emtelecomunicaçõeserede.No final da década, os FPGAs chegaram às aplicações de consumo, automotivas e industriais.^[8]

Em 2013, Altera (31%), Actel (10%) e Xilinx (36%) representavam juntas aproximadamente 77% do mercado de FPGA.^[9]

Empresas como a Microsoft começaram a usar FPGAs para acelerar sistemas computacionalmente intensivos de alto desempenho (como ocentros de dadosque operam seusMecanismo de pesquisa Bing), devido aodesempenho por wattvantagem que os FPGAs oferecem.^[10]A Microsoft começou a usar FPGAs paraacelerarBing em 2014 e em 2018 começaram a implantar FPGAs em outras cargas de trabalho de data center para seusAzul computação em nuvemplataforma.^[11]

Os seguintes cronogramas indicam progresso em diferentes aspectos do design do FPGA:

Portões

• 1987: 9.000 portões, Xilinx^[6]
• 1992: 600.000, Departamento de Guerra de Superfície Naval^[3]
• Início dos anos 2000: milhões^[8]
• 2013: 50 milhões, Xilinx^[12]

Tamanho do mercado

• 1985: Primeiro FPGA comercial: Xilinx XC2064^[5][6]
• 1987: US$ 14 milhões^[6]
• c.1993: >$ 385 milhões^{[6][verificação falhada]}
• 2005: US$ 1,9 bilhão^[13]
• Estimativas de 2010: US$ 2,75 bilhões^[13]
• 2013: US$ 5,4 bilhões^[14]
• Estimativa para 2020: US$ 9,8 bilhões^[14]

O projeto começa

Ainício do projetoé um novo design customizado para implementação em um FPGA.

• 2005: 80.000^[15]
• 2008: 90.000^[16]

Projeto[editar]

Os FPGAs contemporâneos possuem grandes recursos deportas lógicase blocos de RAM para implementar cálculos digitais complexos.Como os projetos de FPGA empregam taxas de E/S muito rápidas e dados bidirecionaisônibus, torna-se um desafio verificar o tempo correto de dados válidos dentro do tempo de configuração e do tempo de espera.

Planejamento de pisopermite a alocação de recursos dentro de FPGAs para atender a essas restrições de tempo.FPGAs podem ser usados ​​para implementar qualquer função lógica que umASICpode realizar.A capacidade de atualizar a funcionalidade após o envio,reconfiguração parcialde uma parte do desenho^[17]e os baixos custos de engenharia não recorrentes em relação a um projeto ASIC (apesar do custo unitário geralmente mais alto), oferecem vantagens para muitas aplicações.^[1]

Alguns FPGAs possuem recursos analógicos além de funções digitais.O recurso analógico mais comum é um programávelTaxa de giroem cada pino de saída, permitindo ao engenheiro definir taxas baixas em pinos levemente carregados que de outra forma seriamaneloucasalinaceitavelmente, e definir taxas mais altas em pinos altamente carregados em canais de alta velocidade que, de outra forma, funcionariam muito lentamente.^[18][19]Também são comuns os quartzososciladores de cristal, osciladores de resistência-capacitância no chip eloops de fase bloqueadacom incorporadoosciladores controlados por tensãousado para geração e gerenciamento de relógio, bem como para relógios de transmissão de serializador-desserializador de alta velocidade (SERDES) e recuperação de relógio de receptor.Bastante comuns são diferenciaiscomparadoresem pinos de entrada projetados para serem conectados asinalização diferencialcanais.Um pouco "sinal mistoFPGAs” integraram periféricosconversores analógico-digitais(ADCs) econversores digital para analógico(DACs) com blocos de condicionamento de sinais analógicos que lhes permitem operar comosistema em um chip(SoC).^[20]Esses dispositivos confundem a linha entre um FPGA, que carrega uns e zeros digitais em sua malha interna de interconexão programável, ematriz analógica programável em campo(FPAA), que carrega valores analógicos em sua malha de interconexão interna programável.

Blocos lógicos[editar]

Artigo principal:Bloco lógico

Exemplo simplificado de ilustração de uma célula lógica (LUT –Tabela de pesquisa, FA –Somador completo, DFF –Flip-flop tipo D)

A arquitetura FPGA mais comum consiste em um conjunto deblocos lógicos(chamados de blocos lógicos configuráveis, CLBs, ou blocos de matriz lógica, LABs, dependendo do fornecedor),Blocos de E/Se canais de roteamento.^[1]Geralmente, todos os canais de roteamento possuem a mesma largura (número de fios).Vários blocos de E/S podem caber na altura de uma linha ou na largura de uma coluna no array.

“Um circuito de aplicação deve ser mapeado em um FPGA com recursos adequados.Embora o número de CLBs/LABs e I/Os necessários seja facilmente determinado a partir do projeto, o número de trilhas de roteamento necessárias pode variar consideravelmente, mesmo entre projetos com a mesma quantidade de lógica.(Por exemplo, uminterruptor de barra transversalrequer muito mais roteamento do que ummatriz sistólicacom a mesma contagem de portas.Como as trilhas de roteamento não utilizadas aumentam o custo (e diminuem o desempenho) da peça sem fornecer nenhum benefício, os fabricantes de FPGA tentam fornecer trilhas suficientes para que a maioria dos projetos que se ajustem em termos deTabelas de pesquisa(LUTs) e E/S podem serroteado.Isto é determinado por estimativas como as derivadas deRegra do aluguelou por experimentos com projetos existentes.”^[21]A partir de 2018,rede no chiparquiteturas para roteamento e interconexão estão sendo desenvolvidas.^{[citação necessária]}

Em geral, um bloco lógico consiste em algumas células lógicas (chamadas ALM, LE, slice etc.).Uma célula típica consiste em uma LUT de 4 entradas, umsomador completo(FA) e umFlip-flop tipo D.Eles podem ser divididos em duas LUTs de 3 entradas.Emmodo normaleles são combinados em um LUT de 4 entradas através do primeiromultiplexador(mux).Emaritméticamodo, suas saídas são alimentadas para o somador.A seleção do modo é programada no segundo mux.A saída pode sersíncronoouassíncrono, dependendo da programação do terceiro mux.Na prática, todo ou parte do somador sãoarmazenados como funçõesnos LUTs para salvarespaço.^[22][23][24]

Blocos rígidos[editar]

As famílias modernas de FPGA expandem os recursos acima para incluir funcionalidades de nível superior fixadas em silício.Ter essas funções comuns incorporadas no circuito reduz a área necessária e dá a essas funções maior velocidade em comparação com a construção delas a partir de primitivas lógicas.Exemplos destes incluemmultiplicadores, genéricoBlocos DSP,processadores embarcados, lógica de E/S de alta velocidade erecordações.

FPGAs de última geração podem conter alta velocidadetransceptores multi-gigabitenúcleos IP rígidoscomonúcleos do processador,Ethernet unidades de controle de acesso médio,PCI/PCI Expressocontroladores e controladores de memória externa.Esses núcleos existem junto com a malha programável, mas são construídos a partir detransistoresem vez de LUTs, então eles têm nível ASICdesempenhoeconsumo de energiasem consumir uma quantidade significativa de recursos de malha, deixando mais malha livre para a lógica específica do aplicativo.Os transceptores multigigabit também contêm circuitos de entrada e saída analógica de alto desempenho, juntamente com serializadores e desserializadores de alta velocidade, componentes que não podem ser construídos a partir de LUTs.Funcionalidade da camada física de nível superior (PHY), comocodificação de linhapode ou não ser implementado junto com os serializadores e desserializadores em lógica rígida, dependendo do FPGA.