pedido_bg

produtos

Novo original xc18v04vqg44c ponto estoque fpga campo programável portão matriz lógica ic chip circuitos integrados

Pequena descrição:


Detalhes do produto

Etiquetas de produto

Atributos do produto

TIPO DESCRIÇÃO
Categoria Circuitos Integrados (ICs)

Memória

Prompts de configuração para FPGAs

Fabricante AMD Xilinx
Series -
Pacote Bandeja
Status do produto Obsoleto
Tipo programável Em sistema programável
Tamanho da memória 4Mb
Tensão – Alimentação 3V ~ 3,6V
Temperatura de operação 0°C ~ 70°C
Tipo de montagem Montagem em superfície
Pacote/Caso 44-TQFP
Pacote de dispositivos do fornecedor 44-VQFP (10×10)
Número básico do produto XC18V04

Documentos e mídia

TIPO DE RECURSO LINK
Folhas de dados Série XC18V00
Informação Ambiental Certificado Xiliinx RoHS

Certificado Xilinx REACH211

Obsolescência PCN/ EOL Vários dispositivos 01/jun/2015

EOL de múltiplos dispositivos Rev3 9/maio/2016

Fim da Vida 10/JAN/2022

Alteração do status da peça PCN Peças reativadas em 25/04/2016
Folha de dados HTML Série XC18V00

Classificações Ambientais e de Exportação

ATRIBUTO DESCRIÇÃO
Status RoHS Compatível com ROHS3
Nível de sensibilidade à umidade (MSL) 3 (168 horas)
Estado do REACH REACH não afetado
ECCN 3A991B1B1
HTSU 8542.32.0071

Recursos adicionais

ATRIBUTO DESCRIÇÃO
Pacote padrão 160

Memória Xilinx – Prompts de configuração para FPGAs

A Xilinx apresenta a série XC18V00 de PROMs de configuração programáveis ​​no sistema (Figura 1).Os dispositivos nesta família de 3,3 V incluem um PROM de 4 megabits, 2 megabits, 1 megabit e 512 kilobits que fornece um método fácil de usar e econômico para reprogramar e armazenar fluxos de bits de configuração Xilinx FPGA.

Quando o FPGA está no modo Master Serial, ele gera um clock de configuração que aciona o PROM.Após um curto tempo de acesso após CE e OE serem habilitados, os dados estarão disponíveis no pino PROM DATA (D0) que está conectado ao pino FPGA DIN.Novos dados ficam disponíveis em um curto período de acesso após cada transição ascendente do clock.O FPGA gera o número apropriado de pulsos de clock para completar a configuração.Quando o FPGA está no modo Slave Serial, o PROM e o FPGA são sincronizados por um relógio externo.

Quando o FPGA está no modo Master Select MAP, o FPGA gera um relógio de configuração que aciona o PROM.Quando o FPGA está no modo Slave Parallel ou Slave Select MAP, um oscilador externo gera o relógio de configuração que aciona o PROM e o FPGA.Depois que CE e OE são habilitados, os dados ficam disponíveis nos pinos DATA (D0-D7) do PROM.Novos dados ficam disponíveis em um curto período de acesso após cada transição ascendente do clock.Os dados são sincronizados no FPGA na borda ascendente seguinte do CCLK.Um oscilador de execução livre pode ser usado nos modos Slave Parallel ou Slave Select MAP.

Vários dispositivos podem ser conectados em cascata usando a saída CEO para acionar a entrada CE do dispositivo seguinte.As entradas de clock e as saídas DATA de todos os PROMs nesta cadeia estão interligadas.Todos os dispositivos são compatíveis e podem ser conectados em cascata com outros membros da família ou com a família PROM serial programável única XC17V00.


  • Anterior:
  • Próximo:

  • Escreva aqui sua mensagem e envie para nós